FPGA回路

以前(外注さんが)作ったFPGAの回路。
それをMaxPlussⅡで設計しなおし、ある程度まで行った所で、コンパイル。
出てきたエラーをある程度修正していって、でも、どうしてもエラーで訳判らない物がある。
それが、昨晩の最後の状態。
今朝、何度見直しても、そのエラーの原因が分からない。
エラーが出ている部分の周囲をどう追いかけても、おかしくないのだ。
なので、開き直り。
元もとの回路を別フォルダにコピー。
それを、部分単位で、変更した図と同じに直しつつ、コンパイルして行く。
それで、原因となる部分をはっきりさせようと。
で・・・・・・・変更図と同じ状態まで持っていってもエラーがでなかった。
わからん。
きっと、みかけで判らないけど、どっかおかしくなってしまっているのだろう、昨日なおした図は。
という訳で、続きの変更，修正を進める。
デモ機はなんとかなる、かもしれない。(日程ギリギリだが。)
　
とりあえず、作った回路をROM化した。後はソフト担当者から問題ありと云われる迄ほっとく*1。
明日から、試作製品設計の方に戻る。あっちも納期が・・・。

*1:シミュレーションデータ作って確認してる暇もなかったから、かなり怪しい状態。