■
昨日の事。
一昨日からの続きでコントロール基板、(ハード的)動作確認。
並行して、プログラマももう一枚の同基板でデバッグ開始。
パラレル信号入力関係、アナログ入力関係、信号をみていき、一部抵抗定数変更。
プログラマから、基板内のCPU外部SRAMにアクセスできないと云われる。
確認していくと、CPUの設定について、指示が抜けていた点があった。
設定を直してもらう事で、最終的には解決(但し、指示抜け項目が2点あり、解決に少々手間取った。)
ソフトのテストモードがある程度できた筈の状態で周辺と接続。
試すと、動かない。
調べたら、私のCPLD回路の設計ミス。
修正。
したら、コンパイルでエラー。
え・・・・・と・・・・内部使用セル数がオーバーしてしまったらしい。 (^_^;)
少々過剰にしている保護的回路部分の構成を簡略化してなんとか、コンパイル。
成功。
書き換え。
動作するようになった。
だが、まだおかしい。
とはいえ、CPLDの出力部分の回路はもうこれで良い筈。
プログラマとやりとりした結果、外部ウェイトを有効にする為の設定の指示を私がミスしていたのが判明*1。
その修正により、改善。
本日。
コントロール基板、CPLD付近を触ると、妙な動作になるのが発生。
停止するとか、不安定になるとか。
結論を先にいうと、私のCPLD回路設計ミス。
修正で、なんとかなった。
客先が来て、旧来の製品チェッカーを貸してくれた。
その際のやりとりで製品の配線がマズイ事が判明。
慌てて、配線してもらっている業者に連絡。
もっと早く気付くべきだった・・・。
とはいえ、来週以降に気付くよりは、本日気付いて良かった・・・。 (〃´o｀)=3 フゥ
